免费视频淫片aa毛片_日韩高清在线亚洲专区vr_日韩大片免费观看视频播放_亚洲欧美国产精品完整版

典型PC機(jī)--馮諾依曼架構(gòu)

馮·諾依曼體系的特點(diǎn)

1）數(shù)據(jù)與指令都存儲(chǔ)在存儲(chǔ)器中

2）被大多數(shù)計(jì)算機(jī)所采用

3）ARM7——馮諾依曼體系

哈佛體系架構(gòu)

哈佛體系結(jié)構(gòu)的特點(diǎn)

1）程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開(kāi)

2）提供了較大的數(shù)存儲(chǔ)器帶寬

3）適合于數(shù)字信號(hào)處理

4）大多數(shù)DSP都是哈佛結(jié)構(gòu)

5）ARM9是哈佛結(jié)構(gòu)

CISC：復(fù)雜指令集（Complex Instruction Set Computer）

具有大量的指令和尋址方式

8/2原則：80%的程序只使用20%的指令

大多數(shù)程序只使用少量的指令就能夠運(yùn)行

RISC：精簡(jiǎn)指令集（Reduced Instruction Set Computer)

在通道中只包含最有用的指令

確保數(shù)據(jù)通道快速執(zhí)行每一條指令

使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡(jiǎn)單

流水線(xiàn)技術(shù)：

幾個(gè)指令可以并行執(zhí)行

提高了CPU的運(yùn)行效率

內(nèi)部信息流要求通暢流動(dòng)

為增加處理器指令流的速度，ARM7 系列使用3級(jí)流水線(xiàn).允許多個(gè)操作同時(shí)處理，而非順序執(zhí)行。

注，PC指向正被取指的指令，而非正在執(zhí)行的指令

ARM處理器內(nèi)核流水線(xiàn)

超標(biāo)量執(zhí)行

超標(biāo)量CPU采用多條流水線(xiàn)結(jié)構(gòu)。

超標(biāo)量體系結(jié)構(gòu)描述一種微處理器設(shè)計(jì)，它能夠在一個(gè)時(shí)鐘周期執(zhí)行多個(gè)指令。在超標(biāo)量體系結(jié)構(gòu)設(shè)計(jì)中，處理器或指令編譯器能夠判斷指令能獨(dú)立于其它順序指令而執(zhí)行，還是依賴(lài)于另一指令，必須跟其按順序執(zhí)行。處理器然后使用多個(gè)執(zhí)行單元同時(shí)執(zhí)行兩個(gè)或更多獨(dú)立指令。超標(biāo)量體系結(jié)構(gòu)設(shè)計(jì)有時(shí)稱(chēng)“第二代RISC”。

高速緩存（CACHE）

1、為什么采用高速緩存
       微處理器的時(shí)鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。

2、高速緩存的工作原理
        高速緩存是一種小型、快速的存儲(chǔ)器，它保存部分主存內(nèi)容的拷貝。  

總線(xiàn)和總線(xiàn)橋

存儲(chǔ)器系統(tǒng)

RAM：隨機(jī)存取存儲(chǔ)器
SRAM：靜態(tài)隨機(jī)存儲(chǔ)器
DRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器  
1）SRAM比DRAM快
2）SRAM比DRAM耗電多
3）DRAM存儲(chǔ)密度比SRAM高得多
4）DRAM需要周期性刷新
ROM：只讀存儲(chǔ)器
FLASH：閃存