11. 如何控制 PCB RE 噪聲？
答：（1）選擇上升時間最低、最低 PWR 元件；（2）減小信號和回流線路面積；（3）采用接地面作為回路；（4）高速時鐘中采用保護(hù)線路，尤其在 CPU 有多個 O/P 時。因驅(qū)動電路的 PWR 很大，需在 O/P線路間使用保護(hù)線路，以免相互間產(chǎn)生噪聲干擾；（5）分離高速時鐘與 I/O布線，以免噪聲輻射相互干擾；（6）PCB 四周如有邊際輻射效應(yīng)，可將線路內(nèi)移，或以接地面隔離。
12. 測試點(diǎn)拉得很遠(yuǎn)，容易形成天線，對輻射有影響，建議測試點(diǎn) PAD 尺寸可以盡量縮小，盡量放置在走線上面，地 PIN 可以不用測試 PAD，共用的電源 pin 腳可以只加一個測試 PAD。
13. 電源走線必須以短粗為準(zhǔn)，如果電源走線相對比較長，這樣回路面積也比較大，輻射容易出問題，可以就近拉過去，或者用 0 歐電阻跨過去，建議工程師在設(shè)計(jì)布局時注意電源走線的距離盡量短，回路面積盡量小。
14. 一般處理 EMC 問題重點(diǎn)在于分析干擾三要素：干擾源頭、耦合路徑、敏感設(shè)備；對于輻射發(fā)射問題，我們只要找到、控制好源頭和路徑即可解決。任何的輻射問題，都是有發(fā)射天線和源頭的；一般明顯的“半道上”交叉走線都是很容易相互耦合，成為發(fā)射天線；在 PCB 走線上一定要遵守走順、不走叉線；走線能盡量短的、不要拉長；做到信號線各行其道。
15. 我們都知道 CPU 與 SDRAM 之間是靠數(shù)字換算方式實(shí)現(xiàn)功能，而且是高頻傳輸速率，如果布局走線比較長，容易受到其他信號線的串?dāng)_，使工作頻率的倍頻會形成對外輻射，導(dǎo)致 EMI 中的RE 測試不能通過，所以建議工程師在設(shè)計(jì)布局時注意將 CPU 與 SDRAM 盡量靠近，而且每走三到四根信號線包一根地線，并且并且地線每隔200mil 打過孔。如果有些線實(shí)在不能走近的話，就將一些關(guān)鍵的信號線走近吧，不能將ＳＤＲＭ放在背面，因?yàn)檫@樣會穿過電源層，
16. 對于120M的時鐘我們一般不建議增加磁珠，因?yàn)?span style="COLOR: red">磁珠對時鐘基頻有衰減。我們建議為加33歐姆（或47歐姆）加5pf 電容濾波。對于時鐘加磁珠我們一般小于50M 可以加，即磁珠在時鐘基頻時阻抗小于50歐姆，比較合適。當(dāng)然以上是否可以必須以最終所接受芯片的信號質(zhì)量以及時序，還要通過高低溫試驗(yàn)來保證。
17．我們大多工業(yè)控制產(chǎn)品在設(shè)計(jì)中會采取光耦器件，主要目的是為了隔離高壓以及共模干擾。這樣可以抑制外部的高壓與射頻干擾。但在 PCB 設(shè)計(jì)過程中，我們有些工程師往往沒有考慮光耦器件的特點(diǎn)，在光耦器件下面鋪大面積地和走線，這樣做會導(dǎo)致光耦兩邊信號會耦合，即外部高頻信號通過光耦下面的走線或所鋪的地耦合到內(nèi)側(cè)，使得光耦隔離效果得不到保證。所以建議我們在 PCB 設(shè)計(jì)時，注意光耦、變壓器等隔離器件的正下方不要鋪地與走線。
18. 簡述靜電產(chǎn)生的原因。
A、摩擦生電：由兩種物質(zhì)之間相互作用產(chǎn)生，是其中一種材料表面原子由于摩擦使外層的電子形成游離化，摩擦后兩中物質(zhì)一個帶正電一個帶負(fù)電；
B、電磁感應(yīng)：由于強(qiáng)大的電磁場所產(chǎn)生的電磁效應(yīng)，使兩種物質(zhì)間產(chǎn)生如同摩擦生電般的效果，一個帶正電荷一個帶負(fù)電荷的現(xiàn)象。
19. 簡述人體靜電效應(yīng)。
人體所帶靜電電壓不超過（V）35KV，人體電容（C）約在 100-150pF。可計(jì)算人體所帶的電荷 Q=CV，當(dāng)人體所帶的靜電電壓超過 35KV時，人體本身會形成電暈放電，所以人體靜電電壓大小應(yīng)以 35KV作為標(biāo)準(zhǔn)。
20．為什么 PCB走線過長會有 EMI問題；
因?yàn)?span lang="EN-US"> PCB 線路長度過長，信號經(jīng)過銅皮進(jìn)行傳輸時會有延時情形（Td）發(fā)生，此時與數(shù)字信號的上升沿進(jìn)行比較（Tr） ，如果 2Td 大于 Tr就會有尖峰（pulse ring）現(xiàn)象，如果 2Td 小于Tr則無尖峰現(xiàn)象。
21. 關(guān)于包地改善 EMI的主要原因是：1）、包地后 CLK 的時鐘回流確定，大部分就走包的地走，這樣減少對其他信號干擾；2）、上述回流路徑確定，同時包的地與時鐘之間回流環(huán)路較小，這樣差模環(huán)路對外干擾就比較小，因?yàn)?span style="COLOR: red">差模環(huán)路對外干擾與回路面積成正比，面積越小，干擾越小，同時抗干擾能力也提升。
22. 什么是地電平面反彈噪聲和回流噪聲 ?
在電路中有大的電流涌動時會引起地平面反彈噪聲（簡稱為地彈），如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（ 0V ）上產(chǎn)生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時開關(guān)器件數(shù)目的增加均會導(dǎo)致地彈的增大。
由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等當(dāng)數(shù)字信號走到模擬地線區(qū)域時，就會產(chǎn)生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V等。所以在多電壓 PCB 設(shè)計(jì)中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心 。
23. 什么是串?dāng)_ (crosstalk)?
串?dāng)_是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。 PCB 板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。
24.PCB 設(shè)計(jì)中差分信號線中間可否加地線？
差分信號中間一般是不能加地線。因?yàn)椴罘中盘柕膽?yīng)用原理最重要的一點(diǎn)便是利用差分信號間相互耦合 (coupling) 所帶來的好處，如 flux cancellation ，抗噪聲 (noise immunity) 能力等。若在中間加地線，便會破壞耦合效應(yīng)。
