一、TTL集成門電路的結(jié)構(gòu)
1.總體結(jié)構(gòu)

所謂TTL就是transistor transistor logic，就是說(shuō)是由晶體管和晶體管之間構(gòu)成電路。

2.    TTL集成門電路典型輸入級(jí)形式

1）二極管與門輸入

2）二極管或門輸入

3）單發(fā)射級(jí)輸入

跟隨輸入的同相關(guān)系

鉗位二極管VD：左下角并有二極管，既抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖，又可以防止輸入電壓為負(fù)時(shí)，VT的發(fā)射極電流過(guò)大，起保護(hù)作用。

電路中經(jīng)常有干擾信號(hào)，當(dāng)A端出現(xiàn)了一個(gè)比較大的負(fù)極性脈沖的干擾信號(hào)，假設(shè)有-20V，那么壓降Vcc-(-20V)就有25V了，晶體管的發(fā)射結(jié)會(huì)燒壞。然鵝并聯(lián)二極管之后，由于二極管電阻很小會(huì)迅速導(dǎo)通，將A點(diǎn)電壓鉗位在-0.7V.

4）多發(fā)射級(jí)輸入

3.    TTL集成門電路典型中間級(jí)形式

1）單變量分相器

三極管基極輸入，發(fā)射極和集電極作為輸出。

A=0.3V，三極管截止，F(xiàn)1=Vcc=12V，F(xiàn)2=0V.

A=3.0V，三極管導(dǎo)通，F(xiàn)2=3.0-0.7=2.3V；F1-F2范圍是0.1~0.3V，F(xiàn)1是2.4~2.6V.

F1稱為反相輸出端，F(xiàn)2稱為同相輸出端。

2）兩個(gè)變量相或的分相器

兩個(gè)三極管的基極分別作為輸入，發(fā)射極相連，集電極相連作為兩個(gè)輸出

3）多個(gè)變量相或的分相器

4.    TTL集成門電路典型輸出級(jí)形式

1）圖騰柱輸出電路

A’為高電平，A為低電平，VT1導(dǎo)通，VT2截止，Vo=A'-0.7-0.7為高電平；

A   為高電平，A'為低電平，VT2導(dǎo)通，飽和導(dǎo)通，VT1截止，Vo是ce間壓降，約為0.1~0.3V，為低電平；

所以結(jié)論就是 ——  輸出和A'（前提：A’是上面的變量）一致  。

VD這個(gè)二極管作用，使得VT1至少要1.4V才能導(dǎo)通，保證了只有一管導(dǎo)通的可靠性，在下面TTL非門（反相器）那里還有說(shuō)明。

2）圖騰柱和復(fù)合管輸出電路

3）集電極開(kāi)路（OC）門輸出電路

4）三態(tài)（TS）門輸出電路

二、幾種典型的TTL集成復(fù)合門電路

1.    TTL非門（反相器）

分析：由上面單個(gè)的分析（翻到上面回憶一下.......），輸入級(jí)是跟隨的，A是低電平，集電極輸出低電平A；A是高電平，集電極輸出高電平A。中間級(jí)是單變量分相器，下面發(fā)射極是同向得到A，上面集電極是反相得到A’。輸出級(jí)是和上面的變量，也就是和A’保持一致。

D2的作用： 當(dāng)A為高電平，T2、T5會(huì)飽和導(dǎo)通，V(C2)是0.7+（0.1~0.3）=0.8~1.0V，而T5的集電極在0.1~0.3V，如果沒(méi)有D2就可能導(dǎo)致T4導(dǎo)通，加了D2就等于多了0.7壓降才能使T4導(dǎo)通，可靠性增加。

繼續(xù)分析：

            Vcc=5V，A=0.2V時(shí)，T1導(dǎo)通，T1基極=0.9V，大約有4V的電壓加在R1上，電流為1mA，大于基極臨界飽和電流，T1是飽和導(dǎo)通。T1的飽和導(dǎo)通會(huì)使ce間壓降特別小，T1的集電極電壓會(huì)被鉗位在0.3~0.5V之間，而T2至少要1.4V才能導(dǎo)通，所以T2和T5都是截止的。T2截止使得V(C2)在Vcc附近，R2上通過(guò)的電流很小，Vcc經(jīng)過(guò)1.4V壓降到Vo大概在3.6V。

電壓傳輸特性：

BC段是R2的壓降影響的。

噪聲容限：在保證輸出高、低電平基本不變（或者說(shuō)變化的大小不超過(guò)允許限度）的條件下，允許輸入電平有一定的波動(dòng)范圍。

74系列門電路輸入高電平和低電平時(shí)的噪聲容限分別為：

V(NH)=VOH(min)-VIH(min)=0.4V;

V(NL)= VIL(max)-VOL(max)=0.4V;

ps:CMOS反相器的噪聲容限可以達(dá)到電源電壓的45%.

2.    TTL集成與非門

多發(fā)射極輸入——單變量分相器——圖騰柱輸出

懸空：
        A懸空，相當(dāng)于接了一個(gè)無(wú)窮大的電阻接地，A、B輸入只有B輸入有效，AB=（1與B）=B .

TTL某個(gè)引腳懸空，相當(dāng)于是接了高電平。

輸入端接電阻接地：
        要關(guān)注電阻的阻值大小，Ron開(kāi)門電阻比較大，相當(dāng)于接高電平；Roff關(guān)門電阻比較?。ㄐ∮?KΩ），相當(dāng)于接低電平。

3.    TTL集成或非門

兩個(gè)單發(fā)射極輸入——兩變量相或的分相器——圖騰柱輸出

4.    TTL集成與或非門

兩個(gè)獨(dú)立的雙變量輸入——兩變量相或的分相器——圖騰柱輸出

5.    TTL集成異或門

三、集電極開(kāi)路（OC）門

1.    集電極開(kāi)路（OC）與非門

1）功能
           輸入A、B，輸出（A+B）’；
2）分析
A、B中有一個(gè)是高電平，T2、T5導(dǎo)通，輸出低電平；

A、B都是低電平，T2、T5截止，輸出高電平。

3）電路工作時(shí)需要外加Vcc和限流電阻RL.    
當(dāng)T5導(dǎo)通的時(shí)候，不會(huì)使電流過(guò)大；當(dāng)T5截止的時(shí)候，等效為一個(gè)大電阻，電壓大部分降在T5上，Y輸出為低電平。

注：右邊那個(gè)菱形下面加一橫，代表OC門

2.    OC門輸出并聯(lián)使用

T5的尺寸比較大，可以承受大電流、大電壓。

3.    小結(jié)OC門的特點(diǎn)

1）工作時(shí)需外接負(fù)載電阻(RL)和電源(Vcc)

2）可根據(jù)要求選擇電源，靈活得到下級(jí)電路所需電壓

3）可將OC門輸出端直接并聯(lián)，進(jìn)行“線與”

4）有些OC門的輸出管設(shè)計(jì)尺寸比較大，足以承受較大的電流和較高的電壓，可直接驅(qū)動(dòng)小型繼電器

四、三態(tài)（TS）輸出門

1.    高電平使能的三態(tài)門

分析：

輸入級(jí)是三變量的多發(fā)射級(jí)輸入，結(jié)果是AB(EN)，EN是高電平的時(shí)候，A、B有效，就是一般的與非門，也就是所謂的高電平使能。

當(dāng)EN=0，T2、T5是截止的，T4的基極也被鉗位在0.7V左右，由于T4下面還有一個(gè)二極管，至少要1.4V才能導(dǎo)通，所以T4也是截止的，這時(shí)的等效電阻很大，電路呈現(xiàn)高阻態(tài)。

2.    低電平使能的三態(tài)門

正常工作時(shí)，EN 是低電平。

3.    三態(tài)門的應(yīng)用

1）三態(tài)輸出門接成總線結(jié)構(gòu)

通過(guò)控制EN，使數(shù)據(jù)分時(shí)傳輸，掛載在一條總線上

2）三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸

G1高電平使能，G2高電平使能

4.    小結(jié)三態(tài)門的特點(diǎn)

1）三態(tài)：低電平、高電平、高阻態(tài)

2）可實(shí)現(xiàn)在同一根導(dǎo)線上分時(shí)傳送若干門電路的輸出信號(hào)（即接成總線結(jié)構(gòu)）

3）可做成單輸入、單輸出的總線驅(qū)動(dòng)器

4）還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸?shù)?/p>

結(jié)束
1.    TTL電路一般由輸入級(jí)、中間級(jí)和輸出級(jí)三級(jí)電路組成，其輸入級(jí)和輸出級(jí)都采用累了晶體三極管，所以稱為晶體管-晶體管邏輯電路。TTL典型電路包括反相器、與非門、或非門、三態(tài)（TS）輸出門、集電極開(kāi)路（OC）門等。

2.    研究TTL電路主要是研究其外部特性（即輸入與輸出之間的邏輯關(guān)系）和外部電氣特性（包括電壓傳輸特性、輸入特性、輸出特性、動(dòng)態(tài)特性等）兩方面。

3.    TTL邏輯電路基本系列為SN54/74系列，為滿足提高工作速度和降低功耗的需要，隨后相繼出現(xiàn)了74H、74J、74S（肖特基）、74LS（低功耗肖特基）、74AS、74ALS、74F等改進(jìn)系列。目前，TTL電路正朝著高速、低功耗、Bi-MOS工藝方向發(fā)展。

PS. CMOS的功耗低，但是不能像TTL那樣輸出端有有一個(gè)較大的電路。
---------------------

原文：https://blog.csdn.net/qq_36677557/article/details/80179837